2025年12月17日，Cadence设计系统公司正式宣布其革命性的第三代UCIe IP已成功流片，采用全球领先的台积电N3P先进制程工艺。该解决方案专为AI与高性能计算领域量身打造，实现了每通道高达64Gbps的惊人带宽性能。
该方案具备卓越的协议兼容性，全面支持AXI、PCIe、CXL.io等多种行业标准协议，能够与各类高速物理层芯片（PHY）实现无缝集成，为构建高性能计算系统提供强大动力。在标准封装方案下，UCIe IP的边缘带宽密度已达到3.6Tbps/mm的业界领先水平，而在先进的封装技术加持下，带宽密度更是突破性地提升至21.08Tbps/mm，为芯粒间的高速互联提供了前所未有的效率提升。
这一技术突破将极大推动AI与高性能计算应用的性能边界，为数据中心、超级计算机等场景带来革命性变革。Cadence第三代UCIe IP的成功流片，不仅彰显了其在先进半导体IP领域的领先地位，更为未来高性能计算架构的发展奠定了坚实基础。